1.5 Bit/Stage, 12-Bit Pipeline ADC Design with Foreground Calibration
The Sixth International Conference on Advances in Computing, Electronics and Communication - ACEC 2017, Roma, İtalya, 9 - 10 Aralık 2017, ss.1-5, (Tam Metin Bildiri)
- Yayın Türü: Bildiri / Tam Metin Bildiri
- Basıldığı Şehir: Roma
- Basıldığı Ülke: İtalya
- Sayfa Sayıları: ss.1-5
- Yıldız Teknik Üniversitesi Adresli: Evet